打开APP
userphoto
未登录

开通VIP,畅享免费电子书等14项超值服

开通VIP
一些简单的DRC rule学习(一)
userphoto

2023.08.02 上海

关注

一. Rule的组成

1.输入输出设定

2.input layer定义

3.使用的layer定义

4.连接关系的定义

5.整体design rule

1:rule name+开始{

2:@后面是对该rule的解释,也是出现在我们图形界面的drc解释

3:rule的主体+结尾

二.DRC常见Option的解释

1.LAYOUT PATH

filename [… filename],通常是GDS格式的文件。可以同时输入多个文件,Calibre将自动将它们连接起来。

2.LAYOUT PRIMARY'name'

要检查的Cellname

3.LAYOUT SYSTEM

{{GDSII} | OASIS | SPICE | LEFDEF | CIF | CNET | ASCII | BINARY}

通常,我们使用GDS格式。

如果选择另一种格式,必须在“LAYOUT PATH”设置中 输入相应的格式文件。

4.DRC MAXIMUM VERTEX

{number | ALL}错误图形最大顶点数。

通常,我们使用Calibre的默认值是4096。也可以设置其他值,但它必须是大于或等于4的整数

5.DRC MAXIMUM RESULTS

{maxresults | ALL}每项DRC的最大报错数。

Calibre的默认值是1000。如果没有设置它,则结果中 不会出现总体错误。

6.DRC SELECT CHECK

rule_check [… rule_check]选择特定的rule_check进行检查。

如果只想检查某一项或者几项DRC,用此option可以节省运行时间。

如果想不检查某一项或者几项DRC,也可以使用此option

也可在图形界面选择单独检查或否的rule

本站仅提供存储服务,所有内容均由用户发布,如发现有害或侵权内容,请点击举报
打开APP,阅读全文并永久保存 查看更多类似文章
猜你喜欢
类似文章
Cadence 版图设计学习之Mentor Calibre版图验证工具
Physical Verification 介绍——DRC
用calibre做LVL的两种简单方法 申明:转载 - Layout Design - 半导体技术天地 芯片,集成电路,设计,版图,制造,工艺,制程,封装,测试,wafer,chip,ic,process,layout,package,FA,QA,LED,Solar,MEMS,PCB,SMT
LVS 就是这么简单!(数字后端物理验证篇)
Calibre物理验证技术点滴 (上)_svrf语法
模拟集成电路设计流程(5)——版图验证
更多类似文章 >>
生活服务
热点新闻
分享 收藏 导长图 关注 下载文章
绑定账号成功
后续可登录账号畅享VIP特权!
如果VIP功能使用有故障,
可点击这里联系客服!

联系客服