原文：Verilog 仿真激励 | 菜鸟教程
FPGA整洁代码之道3-信号命名和定义应该明确
goandlove    阅96
基于FPGA的篮球倒计时的设计和实现_FPGA倒计时模块应用_明德扬资料
mdykj33    阅755    转10
按键消抖
一场浩劫    阅1867    转8
UART串口收发控制器设计详解
surfboarder    阅589    转6
基于ISE的仿真
馆名不空    阅4220    转7
System Generator从入门到放弃(五)-Black Box调用HDL代码
比特波特    阅171    转3
[笔记].使用Protues仿真Max7129
戴维图书馆    阅154
verilog时钟分频设计
aixuexidewau1    阅775
【精品博文】从零开始学FPGA系列练习一：计数器设计
ChinaAET    阅120
ModelSim环境基于VHDL语言的testbench书写(转)
yezongying    阅629    转4
Verilog十大基本功3（testbench的设计 iout类型端口信号处理）
hayidaa    阅740    转2
verilog中的timescale
独孤琅嬛    阅141
写testbench时输入输出数据到文件
tallergao    阅1564    转7
fpga 交通灯（含梁祝蜂鸣音乐）
南风jun    阅344    转13
[BeMicro Max10 FPGA开发板评测] LedBlink
奔跑的瓦力    阅261    转2
同步FIFO的verilog代码
小樱业余书吧    阅2474    转47
【转帖】VHDL的testbench的编写
zhangquanling    阅3517    转17
xpt2046的简易驱动
败败0619    阅3115    转10
二进制转BCD码需要几步？
此昵称不重复了    阅1076
IC设计思维01_复用思维:增加复用性的6种方法
新用户62592529    阅8
求职攻略| IC设计中会用C语言做啥呢？
mynotebook    阅137
PIC读写93C46程序
天天邵阳    阅342    转4
有向图的强连通分量——学校网络
印度阿三17    阅45