原文：高质量的verilog代码是什么样的
[VHDL+Verilog]良好的代码编写风格（二十五条）
易&极    阅429    转8
VHDL精密，Verilog简洁，但要写好任一种都要遵守这25条代码编写通则
西北望msm66g9f    阅109    转3
从Verilog到VHDL(下):Verification using SV
skyyks    阅856    转6
Vivado 和 matlab 联合生成算法模块代码
怪叔叔的书城    阅283
一个用Verilog实现PWM硬件的开发实例
寂寞的美好    阅1851    转31
eXvision‘s Blog Verilog代码编写规范
ekylin    阅439    转10
初次进行逻辑开发工作的反思
筱肆    阅79    转2
HDL代码书写规范
msnba    阅400    转2
Vivado的使用详细介绍：创建工程、编写代码、行为仿...
NQ的图书馆    阅1829
【精品博文】失控----FPGA去中心化设计 <三>
ChinaAET    阅36
DSP H.264编码器的电路设计
共同成长888    阅46    转3
IC大牛10多年的设计分享：数字典型电路知识结构地图及代码实现
毕杰lb7q1kq7pr    阅487    转2
verilog中begin...end中间的语句是怎么执行的？
此昵称不重复了    阅380
verilog入门经验（一） always块使用
艾俊轶    阅328
Verilog程序框架
枫中眸zc    阅39
量化投资
taozl    阅2
Verilog HDL的基本语法（一）
春华_秋实    阅10254    转48
UM-BUS总线测试系统中PCIe的设计与实现
山峰云绕    阅144
如何写出极致的代码？替你保管钱的支付宝程序员有话说
千锋Python学堂    阅30
Verilog及Xilinx_FPGA入门（四）
小小锐DarkRose    阅192    转3
工程师笔记：从零开始大战FPGA
guitarhua    阅273    转3
让我们利用DSP Builder创建一个中值滤波模块(原创)
等缘708    阅373    转2