原文:通过MATLAB自动产生Hamming编译码的verilog实现,包含testbench