原文：[转载]转载
ISE中Xilinx全局时钟系统的设计
rookie    阅78
FPGA管脚分配时需注意的一些事项（以xilinx xc4vsx55为例）
raymoon_sure    阅1122
DCM使用详解 - FPGA DSP 经验交流 - 博客园
CharlseLib    阅1300    转5
xilinx 数字时钟管理DCM
学习工作生活    阅836    转3
[转载]ISE约束文件*.ucf的写法
sally050119    阅610
时钟同步方法：多片FPGA原型验证系统
瓜爷耶    阅59
发射应用中多个高速、复用DAC的同步
新用户91531970    阅100
FPGA入门教程
高强的图书馆    阅468    转17
【收藏】13条FPGA基础知识，构建你的“逻辑观”(中)
Clock2651    阅357    转6
【FPGA综合设计】FPGA的时钟质量对设计的影响
goandlove    阅216    转2
FPGA复位的正确打开方式
西北望msm66g9f    阅238
【精品博文】勇敢的芯伴你玩转Altera FPGA连载13：实验平台复位电路解析
ChinaAET    阅39
如何节省BUFG，打破时序收敛高扇出 net 的瓶颈
mzsm    阅166
FPGA优化之高扇出
tmmdh_zz    阅279    转3
有关时序约束的话题
ICdesign    阅506    转2
FPGA高级设计——时序分析和收敛
cana    阅3356    转83
ASIC后端设计中的时钟树综合
ldjsld    阅3092    转15
时钟的Jitter和Skew(转）
favinfeng    阅1502    转14
CTS的前世今生
芯文苑eecourse    阅311    转8
数字后端基础技能之：CTS（中篇）
雨在路上    阅254    转4
Quartus中的一些warning及解决方法
林缘232    阅2847    转3
静态时序分析基础
袁先森lemon    阅93