原文：IC设计基础系列之CDC篇2：clock domain crossing(CDC) (二 跨时钟域设计的潜在问题）
Verilog基本电路设计（包括：时钟域同步、无缝切换、 异步FIFO、去抖滤波））
林智d33zge4dlf    阅1022    转4
【学术论文】多时钟系统下跨时钟域同步电路的设计
ChinaAET    阅55
[Forward]静态时序分析在高速FPGA设计中的应用
cana    阅1044    转25
【收藏】13条FPGA基础知识，构建你的“逻辑观”(下)
Clock2651    阅202    转6
常见的硬件笔试面试题目3
迎风初开    阅347    转6
跨时钟域（CDC）设计方法之单bit信号篇（一）
刘行之    阅284
跨时钟域电路设计（3）：单位宽信号如何跨时钟域
goandlove    阅154    转2
电子技术基础自测测试试卷
进易之喜    阅25    转2
一款装饰声控石英报时钟电路
共同成长888    阅36
亚稳态的错误率分析
ldjsld    阅76
系统时序基础理论
李立丰    阅739    转55
按键消抖的原理和基于verilog的消抖设计。
独孤琅嬛    阅302    转4
触发器的作用
静思_书香阁    阅17347    转58
SSI接口介绍与工作原理
zsok    阅22521    转44
用CLOCK BUFFER达到时钟同步
Jason_zaq    阅9211    转21
触发器的工作原理是什么？
晓耀    阅12901    转41
FPGA 面试 笔试 （一）---经典
星矢在人间    阅939    转37
[转]亚稳态和毛刺
CharlseLib    阅567    转21