原文：【FPGA学习连载】教你轻松编写仿真测试文件
Verilog十大基本功3（testbench的设计 iout类型端口信号处理）
hayidaa    阅741    转2
如何编写Testbench
do_it2014    阅230
Testbench基本入门
aixuexidewau1    阅4301    转5
转 modesim学习错误集锦
ruguoyouyuan    阅1701    转5
【FPGA学习】三步让你从零开始成为ram控制器的设计达人
西北望msm66g9f    阅560    转2
Testbench仿真串口自收发通信
独孤琅嬛    阅694    转9
转ModelSim入门及Testbench编写——合理利用仿真才是王道
yezongying    阅3988    转18
从Verilog到VHDL(下):Verification using SV
skyyks    阅854    转6
【FPGA学习】一文教你轻松实现数模转换的设计
尹东云    阅64
Verilog 仿真激励 | 菜鸟教程
依米工程师    阅599
关于Verilog中begin
奔跑的瓦力    阅1270    转2
Verilog非阻塞赋值的仿真/综合问题（二）
cana    阅992    转12
modelsim和quartus 联合调试
guitarhua    阅321    转2
FPGA：基于Systolic Array的FIR滤波器
NQ的图书馆    阅650    转2
同步FIFO设计与实现
幻魂1990    阅650    转6
cpu设计和实现（取指）_cpu取指模块代码
山峰云绕    阅19
Verilog上机实验题目1：8位数字显示的简易频率计
共同成长888    阅180
菜鸟学习Modelsim 之 遇到的问题及解决方法
judyfanchang    阅5289    转4
设计技巧：在 Vivado Synthesis 中使用 SystemVerilog 接口连接逻辑
goandlove    阅1007    转2
二进制转BCD码需要几步？
此昵称不重复了    阅1077
Verilog模块概念和实例化
q吴    阅983    转3
Verilog的135个经典设计实例
春华_秋实    阅19266    转397
QuartusII12.0调用Modelsim波形仿真实例
shuiqinghan    阅17515    转205
Place timing之timing path debug（二）
字善    阅103
关于modelsim与matlab联合仿真效果
吕布貂蝉2009    阅1506    转19
【精品博文】LinCoding告诉您什么才是IO口
ChinaAET    阅54
阻塞赋值和非阻塞赋值深度解析——仿真事件的调度
毕杰lb7q1kq7pr    阅202
P2P系统仿真： oversim+INET+omnetPP
michael1314520    阅292    转2