原文:从Verilog到VHDL(下):Verification using SV