原文：基本时序电路D触发器的VHDL设计
常见的硬件笔试面试题目3
迎风初开    阅351    转6
EDA试卷及答案很好的EDA技术复习资料
看那栀子花开    阅1054    转5
《数字系统设计》第五章 时序逻辑电路
籽油荃面    阅79
Modelsim的功能仿真和时序仿真
ldjsld    阅166    转3
简易电子琴的设计
共同成长888    阅3855    转51
手把手教你用FPGA实现数字秒表
goandlove    阅3902    转31
EDA期末试卷及答案
考试资料文献    阅91
VHDL实验三：设计UART串行传输模块 [CPLD/FPGA]
星矢在人间    阅1467    转22
【转帖】VHDL的testbench的编写
zhangquanling    阅3517    转17
ModelSim环境基于VHDL语言的testbench书写(转)
yezongying    阅630    转4
一天一个设计实例-静态随机存储器 SRAM 的 Verilog HDL/VHDL语言描述
比特波特    阅281    转6
在FPGA中嵌入51单片机内核的中文教程
圆锥的布袋    阅1237    转2
VHDL分频器
依米荷阳    阅362
vhdl 与门
东山宝哥    阅955    转10
电子工程师面试常被问到的问题
凡尘一滴    阅2531    转89
VHDL语言的程序结构与数据类型
kingrfo    阅832    转6