芯片验证系列之:验证的管理篇(良心大作,验证必看)
转自 毕杰lb7q1kq7pr刚刚芯片验证系列:验证的计划篇(良心大作,验证必看)
转自 毕杰lb7q1kq7pr刚刚芯片验证的策略篇(作者良心大作,验证必看)
转自 毕杰lb7q1kq7pr刚刚芯片验证的方法篇(下篇)(良心大作,验证必看)
转自 毕杰lb7q1kq7pr刚刚芯片验证的方法篇(上篇)(良心大作,验证必看)
转自 毕杰lb7q1kq7pr刚刚关于后仿
阅799转0刚刚cadence upf低功耗流程的仿真验证
阅321转0刚刚verdi bin工具
阅396转0刚刚Verdi power aware debug
阅64转0刚刚SystemVerilog: 事件控制event
阅824转0刚刚systemverilog中堵塞和非堵塞事件以及同步
阅50转0刚刚uvm1.2与uvm1.1的区别
阅1625转0刚刚FSDB Dumper
阅284转1刚刚瞬间打开Verdi
阅1327转4刚刚Process corners
阅316转3刚刚工艺角(Process Corner)
阅2131转6刚刚Vivado使用误区与进阶
阅864转1刚刚`uvm
阅82转0刚刚UVM中的put/get response
阅2352转2刚刚一位IC验证工程师工作多年后的感悟,给想做IC设计验证的新手们一些参考
阅9167转9刚刚
-
设计心理学2:与复杂共处
加载中...