基于Cyclone IV的动态PLL重配置设计
阅518转0刚刚IC设计基础系列之CDC篇3:揭秘《跨时钟域处理》三大方法
阅627转3刚刚IC设计基础系列之CDC篇2:clock domain crossing(CDC) (二 跨时钟域设计的潜在问题)
阅2260转4刚刚IC设计基础系列之CDC篇1:clock domain crossing(CDC) (一 CDC的基本概念)
阅934转1刚刚FPGA开发流程1(详述每一环节的物理含义和实现目标)
阅118转1刚刚XILINX基础知识2(XILINX Spartan 6 FPGA 配置 SPI Flash 芯片)
阅1190转0刚刚ISE中如何将自己的verilog源代码.v或VHDL源代码.vhd封装打包成IP核?
阅76转0刚刚
-
设计心理学2:与复杂共处
加载中...