原文：一种锁定相位编程可调全数字锁相环设计
浅谈FPGA学习之奇葩分频体验
goandlove    阅509    转3
【学术论文】一种基于可变相位累加器的全数字锁相环
ChinaAET    阅39
CPU系列什么是时钟信号(将两路信号用与门和或门处理得输出信号)
山峰云绕    阅600
8253的工作方式
you are best !    阅6305    转85
FPGA入门教程
高强的图书馆    阅469    转17
计算机的奥秘原来这么简单（六）
2017helloworld    阅169    转10
Verilog设计分频器（面试必看）
共同成长888    阅70    转2
我与FPGA的恋爱之任意分频和倍频
mzsm    阅3977    转14
同步信号和异步信号的复习
aixuexidewau1    阅129
简单分频原理与实现
sailingflying    阅397    转4
奇数分频的Verilog实现
毕杰lb7q1kq7pr    阅724    转2
基于FPGA的数字电路实验7：流水灯的实现
秋生公子    阅82
一天一个设计实例-DCM时钟管理应用设计
比特波特    阅136
什么是锁相环（PLL）？
贤人好客    阅4525    转57
数字电子钟的制作实训报告
向阳&花开    阅18473    转296
基于单片机和FPGA的频率特性测试仪的设计
王志国    阅124    转7
PLL介绍
新用户62592529    阅84
模数转换IC ADC0809的使用制做之一（转载）
ccbupt    阅4392    转140
如何让一排发光二极管一颗一颗亮起来？
yjj0691    阅167    转9
FPGA时钟问题集合
rookie    阅1185    转27
微机原理与接口技术
职场细细品    阅81    转2