原文：FPGA--pll变频
生成pll
万鹏124    阅444    转2
FPGA研发之道（8）架构设计漫谈（三）时钟和复位
goandlove    阅261    转4
基于FPGA的AD9910控制设计
ldjsld    阅1974    转13
电子产品的心脏-时钟—— 时钟信号的产生
袁先森lemon    阅350    转5
基于锁相环的高速示波器等效采样系统规划
共同成长888    阅115
ISE中Xilinx全局时钟系统的设计
rookie    阅78
FPGA学习历程（Ex）:Quartus Warning收录（不定期更新）
依米大人    阅548
基于Cyclone IV的动态PLL重配置设计
hayidaa    阅518
【FPGA】Vivado软件 PLL IP核使用教程
雪山白凤凰_    阅365
在FPGA上快速搭建以太网
新用户0118F7lQ    阅18
CycloneIII设计向导 (www.ourdev.cn)
Clement我非我    阅2152    转16
为什么晶振不集成到芯片内部去呢?
泰荣林黑皮    阅245    转5
ALTPLL中areset、locked的使用
败败0619    阅9278    转31
LPC1788和LPC1768时钟配置的差异
goodwangLib    阅169
CPU是怎么改变频率的？
金刚光    阅293
【FPGA黑金开发板】NIOS II那些事儿--硬件开发(一)
techres    阅2274    转6
STM32的RCC配置流程
黄致明    阅11613    转140
SerDes interface参考设计-CDR设计
AMS1117LIB    阅151
时钟同步方法：多片FPGA原型验证系统
瓜爷耶    阅59
Xilinx DDR控制器使用中的一些问题 | 电子创新网赛灵思中文社区
mzsm    阅2678    转10
Qsys & NiosII SBT基础操作
mybook2510    阅1006    转2
最新分享
学习工作生活    阅74    转2
FPGA有些事，你想知道
东东Wr    阅25
Mpeg-2的同步及时间恢复
thunder123    阅6910    转75
STM32时钟控制RCC探究（转） - 奋斗
杰杰梅梅一生一世    阅2793    转61
什么是锁相环（PLL）？
贤人好客    阅4521    转57
【博友原创】基于FPGA的测频系统+上位机
ChinaAET    阅82
STM32 时钟树笔记
陈春松    阅3482    转54
卫星通信设备基础--调制解调器-DMD20操作维护
jeffreyang    阅2535    转52
STM32 时钟系统http://blog.chinaunix.net/uid-24219701-id-4081961.html
transcend_0    阅119    转5